

Львівський державний університет безпеки життєдіяльності

Суматори

Методичні вказівки

до лабораторної роботи
з дисципліни «Комп'ютерна схемотехніка та архітектура комп'ютерів»
для курсантів (студентів) 2-го курсу спеціальності
«Комп'ютерні науки»

Затверджено на засіданні кафедри
управління проектами
інформаційних технологій та
телекомунікацій

Протокол №__ від _____ 20__ р.

Львів

Суматори: Методичні вказівки до лабораторної роботи з дисципліни «Комп'ютерна схемотехніка та архітектура комп'ютерів» для курсантів (студентів) 2-го курсу спеціальності «Комп'ютерні науки»

Укладач

Борзов Ю.О.

Рецензент

Тема. Суматори.

Мета роботи: Ознайомитися з принципом побудови та логікою роботи комбінаційного суматора, реалізованого на логічних елементах і у вигляді інтегральних схем.

Теоретичні відомості

Комбінаційними суматорами називаються комбінаційні пристрої, що призначений для додавання двох n -розрядних слів (чисел). У цифровій техніці додавання виконується переважно над двійковими (рідше двійково-десятковими) числами. Операція віднімання замінюється додаванням слів в оберненому або доповняльному коді. Операції множення та ділення зводяться до реалізації багаторазового додавання та зсування. Тому суматор є важливою частиною арифметико-логічного пристрою.

Комбінаційні суматори доволі будуються на основі однорозрядних напівсуматорів і однорозрядних повних суматорів.

Півсуматорами називають пристрої з двома входами і двома виходами, на яких виробляються сигнали суми і перенесення. Умовне позначення напівсуматора, його таблиця істинності, логічні рівняння, що описують його вихідні сигнали, і варіант його реалізації на логічних елементах подано на рис. 1. Тут a і b – входи доданків, S – вихід суми, p – вихід переносу.




Рис. 1

На рис. 2. наведено умовне позначення однорозрядного повного суматора, його таблиця істинності, варіанти логічних рівнянь, що описують його роботу, і варіант реалізації на логічних елементах. Тут a і b – входи доданків, S – вихід суми, P_{i-1} – вхід переносу, P_i – вихід переносу.

Існує декілька типів багаторозрядних комбінаційних суматорів, тобто суматорів, що додають багаторозрядні числа. Вони різняться за формою вхідних кодів і способом побудови. Стосовно форми вхідних кодів суматори поділяються на послідовні та паралельні.




Рис. 2.

N-розрядний суматор складає 2 N-розрядних числа (A і B), а також вхідний перенос C_{in} , і формує N-розрядний результат S і вихідний перенос C_{out} . Такий суматор називається суматором з розповсюдженим переносом (carry propagate adder, CPA), так як вихідний перенос одного розряду переходить в наступний розряд. Умовне позначення такого суматора показано на рис. 3. Воно аналогічно позначенню повного суматора за винятком того, що входи / виходи A , B , S є шинами, а не окремими розрядами.




Рис. 3.

Найпростіший спосіб реалізації N-розрядного суматора - це об'єднання в ланцюг N повних суматорів. Вихід C_{out} деякого розряду буде надходити на вхід C_{in} наступного розряду і т. д. (рис. 4 для 32-розрядної суматора).




Рис. 4 32-розрядний суматор

Така схема називається *суматором з послідовним переносом* (ripple-carry adder). При її проектуванні використовується принцип модульності і регулярності: модуль повного суматора багаторазово використовується для формування більшої системи. Такий суматор має недолік: його швидкість падає при збільшенні числа розрядів N .

Суматор із паралельним переносом.

В суматорі з послідовним переносом тракти всіх однорозрядних суматорів ввімкнені послідовно. Для зменшення затримки використовується принцип паралельного переносу, коли вхідний перенос кожного розряду виробляється незалежно від переносу сусіднього меншого розряду.

Витрати обладнання на побудову суматора такого типу, особливо при великій кількості розрядів, настільки великі, що в чистому вигляді він практично не знаходить застосування.

На рис. 5 зображено структурну схему паралельного багаторозрядного суматора з паралельно-послідовним переносом. Такий суматор є компромісним варіантом відносно двох попередніх.




Рис. 5

У наведеній схемі дванадцятирозрядний суматор розділений на три чотирирозрядні блоки, кожен з яких побудований за принципом суматора з паралельним переносом, а між блоками реалізований послідовний принцип поширення переносу. Такий спосіб побудови суматорів дає змогу знайти компроміс між складністю їхньої побудови і швидкодією.

Порядок виконання роботи

1. Запустіть Multisim.
2. Підготуйте новий файл для роботи.
3. В панелі компонентів в розділі цифрові мікросхеми оберіть необхідні елементи. Виконайте моделювання схеми повного суматора, зображеної на рисунку 1.




Рис.1

4. Увімкніть схему. Послідовно подайте на схему комбінації вхідних сигналів, наведених в таблиці. На основі отриманих результатів на виході заповніть таблицю істинності. Зробіть висновки.

Pi-1	A	B	S	Pi
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

5. В панелі компонентів в розділі цифрові мікросхеми (TIL) оберіть елемент FULL_ADDER.

6. Викликати на робоче поле прилад "Логічний Перетворювач" (Logic Converter). Виконайте дослідження повного суматора FULL_ADDER, зображеного на рисунку 2.




Рис.2

7. За допомогою логічного перетворювача зніміть таблицю істинності повного суматора та порівняйте з результатами пункту 4.

8. Запишіть мінімізовані булеві вирази та реалізуйте повний суматор за допомогою логічного аналізатора на логічних елементах.

9. Виконайте моделювання схеми 4-розрядного суматора, зображеної на рисунку 4.

10. Частоту синхронізації генератора слів та логічного аналізатора встановіть рівною 1 кГц (рис. 3).




Рис.3




Рис.4

11. На вхід схеми суматора подати сигнали з генератора слів (відповідно до варіанту, заданого в табл. 1). Чотири молодші розряди кожного генерованого слова складають перший доданок (операнд). Чотири найстарші розряди складають другий доданок (операнд). На індикаторах для спостереження відображаються цифри у 16-му коді. На виході схеми логічний аналізатор використати для дослідження часових діаграм роботи.

12. Введення двійкових чисел в генератор слів виконати вручну, як показано на рисунку 5.




Рис.5

13. Запустити процес моделювання в режимі «покроково» і стежити за показами індикаторів. Записати операнди і результат підсумовування в таблицю.

14. За допомогою логічного аналізатора відобразити часові діаграми та зробити висновки.

Таблиця 1.

Номер варіанту	Перший операнд	Другий операнд	Сума
1	0001	від 0000 до 1111	
2	0010	від 0000 до 1111	
3	0011	від 0000 до 1111	
4	0100	від 0000 до 1111	
5	0101	від 0000 до 1111	
6	0110	від 0000 до 1111	
7	0111	від 0000 до 1111	
8	1000	від 0000 до 1111	

Вимоги до оформлення звіту лабораторної роботи.

Звіт виконується на листах формату А4.

Зміст звіту

У звіті потрібно відобразити:

- 1) мету лабораторної роботи;
- 2) схеми дослідження суматора;
- 3) навести в таблицях отримані результати та відобразити часову діаграму роботи 4-ри розрядного суматора;
- 4) висновки, що базуються на аналізі отриманих результатів;
- 5) відповіді на контрольні запитання.

Завдання для самоконтролю

1. Що таке напівсуматор і повний суматор?
2. Які логічні елементи використовуються для побудови суматора?
3. Приведіть класифікацію суматорів за визначальними ознаками.
4. Як може бути отримана раціональна схема суматора?
5. Що таке багаторозрядний суматор? Наведіть позначення.
6. У яких режимах роботи може працювати генератор слів?.